Инструменты пользователя

Инструменты сайта


supp:frequencysynthesizer:questions

ОБЩИЕ ВОПРОСЫ ПО МИКРОСХЕМАМ СИНТЕЗАТОРОВ ЧАСТОТ СЕРИИ 1508

С какими генераторами может работать этот синтезатор частот:

  • На демонстрационной плате для микросхемы 1508АС015 используется ГУН RFVC1839SQ (снят с производства).
  • Его аналог TGV2565-SM - снят с производства в июне 2017 года.
  • HMC583LP5 (запрещен к поставке на территорию РФ).

Все эти микросхемы аналогичны друг другу и совместимы по выводам и размерам (2018).


Прошу разъяснить следующий параметр: "Нормированный уровень фликкер фазовых шумов в целочисленном режиме не более минус 118 дБн/Гц" А именно, каким образом эта величина измеряется, и как ее можно соотнести с параметром Flikker Figure of Merit или Flikker Noise at Foffset, которые приводятся для зарубежных аналогов AD, Hittite

В спецификации на 1508AC015 в справочных параметрах указаны 2 параметра, характеризующие шум внутри полосы ФАПЧ:

Нормированный уровень тепловых фазовых шумов в целочисленном режиме, дБн/Гц (Pn_floor) - не более -227
Нормированный уровень фликкер фазовых шумов в целочисленном режиме, дБн/Гц (измеряется на отстройке от несущей частоты 10 кГц, нормируется на частоту 1 ГГц) (Pn_flick) – не более -118

Эти параметры аналогичны Normalized Phase Noise Floor (PNSYNTH) и Normalized 1/f Noise (PN1_f), которые приводятся в микросхемах AD.

Вычисляются эти параметры исходя из измеренного шума внутри полосы ФАПЧ по следующим формулам:

Pn_floor = PNTOT − 10 log FPFD − 20 log N
Pn_flick = PN_F - 10log(10 kHz/f) - 20log(fRF /1 ГГц),

где PNTOT – полочка шума внутри полосы ФАПЧ
PN_F = шум внутри полосы ФАПЧ на участке 1/f и на отстройке f (фликкер)

FPFD –частота фазового детектора
N = коэффициент умножения петли ФАПЧ
fRF - выходная частоты синтезатора частоты

На практике, наоборот, зная параметры микросхемы Pn_floor , Pn_flick, вычисляют уровень внутриполостного шума:

Пример: Синтезатор работает с частотой фазового детектора FPFD 100 МГц , синтезирует частоту fRF = 12 ГГц (N=120)

Тогда параметры PNTOT и PN_F будут равны:

PNTOT = -227 + 10 log (100 МГц) + 20 log (120) = -105,4 дБн/Гц

PN_F (на остойке 10 кГц) = -118 + 10 log (10 kHz/10 kHz) + 20log (12ГГц/ 1 ГГц ) = -96,4 дБн/Гц

Это значит, что на отстройке 10 кГц в данном режиме работы синтезатор будет иметь шум не хуже -96,4 дБн/Гц , а полочка внутри полосного шума составит – 105,4 дБн/Гц. Поскольку характер шума 1/f известен (10 дБ/ дек) можно получить шум и на других отстройках, а также току пересечения с полочкой и оценить в целом шум внутри полосы ФАПЧ . Но, конечно необходимо понимать, что такой шум будет только в том случае, если будут выполнены все необходимые меры, чтобы внутри полосы ФАПЧ шум определялся именно только внутренними блоками ИС (фазовый детектор, делители). Для этого необходимы достаточно широкая полоса ФАПЧ, чтобы давить ШУМ ГУН, низкий шум опорной частоты и т.д.


Укажите, пожалуйста, выходной уровень синусоидального сигнала в дБм на СВЧ выходе синтезатора частоты с дробным коэффициентом 1508АС025;

- Согласно спецификации стр. 15 (версия 1.2.0 от 16.01.2017), выходная мощность программируется от -4 до 5 дБм, с шагом 3 дБм. Регистры в которых выставляется мощность описаны на стр. 27. ДИФФЕРЕНЦИАЛЬНАЯ выходная мощность лежит в указанных пределах. По факту, при хорошем согласовании и индуктивной нагрузке мощность будет выше.


Какова стабильность этого уровня в зависимости от температуры;

Стабильность в диапазоне температуры минус 60 плюс 125 укладывается в коридор 3 дБм. При низких температурах мощность минимальна.

Какой уровень в дБм должен быть на входе опорной частоты 10 МГц. - Мощность опорного сигнала для синусоидальной формы, Psin от -10 до 12 дБм. (стр 31 спецификации)

Не понятно, можно задать сигнал любой мощности из этого диапазона? - Верно, сигнал может быть любой мощности из указанного диапазона.


ПО SPI интерфейс какую бы вы микросхемы порекомендовали применить для однократного программирования частоты.

SPI есть почти во всех микроконтроллерах. Всё зависит от того какая реальная стойкость требуется (в конкретных цифрах). Параметры воздействия необходимо уточнять в ТУ.


Для чего нужен зарядно-разрядный блок в 1508МТ015 и как подбирать его параметры.

На зарядно-разрядный блок в микросхеме 1508МТ015 приходит сигнал UP или DOWN с фазового детектора, который сравнивает фазы сигналов от внутреннего ГУНа и тракта опорной частоты. В зависимости от того, пришел ли сигнал UP или DOWN закрывается ключ в верхней или нижней цепи, изображенной на рисунке 5 (структурная схема фазового детектора и зарядно-разрядного блока). Значение силы тока источника тока в этих цепях рассчитывается по формуле 3 и корректируется с помощью коэффициента, записанного в CPCUR. Ток зарядно-разрядного блока с выхода CP идет на фильтр петли ФАПЧ (см. типовую схему включения), и поэтому заряжает/разряжает емкость в этой цепи, таким образом влияя на скорость перестройки петли ФАПЧ и фазовые шумы. То есть ток представляет собой расчетную величину, но она может варьироваться в зависимости от значения, записанного в CPCUR, и более оптимальный режим подбирается не только на основании расчетов, но и на основании эксперимента.


Подскажите, пожалуйста, минимальное время установки частоты на выходе микросхемы 1508МТ015?

Время установления частоты на выходе микросхемы 1508МТ015 составляет не более чем время калибровки (минимальное 40 мкс) + 5/Flbw, где Flbw - полоса пропускания ФАПЧ. Флаг захвата петли ФАПЧ будет установлен через 128 тактов частоты фазового детектора после установки частоты на выходе микросхемы.


Для микросхемы 1508МТ015 интересует возможный шаг перестройки выходной частоты в целочисленном режиме.

Выходная частота микросхемы 1508МТ015 может находится в диапазоне от 23,5 МГц до 6000 МГц. Настройка выходной частоты осуществляется с помощью делителя опорной частоты R, делителя петлевой частоты N и выходных делителей частоты DIV1 или DIV2, при она также зависит от опорной частоты и выбранного режима деления - дробный или целочисленный (спецификация, рисунок 1 – Структурная блок-схема микросхемы, стр. 2). Встроенный ГУН может вырабатывать частоту в диапазоне от 3 до 6 ГГц. Частота в захваченном состоянии ФАПЧ на выходе ГУН определяется выражениями (1) или (2) в зависимости от бита MUXFB (спецификация, 5.1 Общее описание микросхемы, стр.7-8):

(1) Fvco = (Fref * (1+DBR) / R)* N, при MUXFB=0;

(2) Fvco = (Fref * (1+DBR) / R) * N * DIVA, при MUXFB=1 или 2.

На основании данных выражений определяется шаг перестройки выходной частоты, который будет зависеть от опорной частоты Fref, требуемой выходной частоты, а также необходимого диапазона перестройки выходной частоты. В зависимости от заданных требований, шаг перестройки будет меняться.

Например, для случая, когда выходные делители не включены в обратную связь (MUXFB = 0) и выбран целочисленный режим деления (N = INT), частота на выходе ГУН будет определяться выражением (1):

Fvco = (Fref * (1+DBR) / R) * INT, где

  • Fref - опорная частота;
  • R = [1-4095] - коэффициент деления опорной частоты;
  • DBR = [0-1] - удвоитель опорной частоты;
  • INT = [24-131071] - коэффициент деления петлевого делителя частоты.

ΔINT = 1, поэтому шаг перестройки будет определяться выражением:

ΔFvco = (Fref * (1+DBR) / R).

При этом, выходная частота ГУН должна находится в диапазоне: 3 ГГц ≤ Fvco ≤ 6 ГГц, опорная частота в диапазоне: 0,05 МГц ≤ Fref ≤ 200 МГц, частота, приходящая на фазовый детектор: 0,1 МГц ≤ Fpfd ≤ 100 МГц (спецификация, Таблица 20 – Предельно-допустимые режимы эксплуатации и предельные электрические режимы микросхем, стр. 31). Исходя из вышеизложенного:

  • Fpfdmin (0,1 МГц) ≤ ΔFvco ≤ Fpfdmax (100 МГц);
  • Fvcomin (3 ГГц) / INT ≤ ΔFvco ≤ Fvcomax (6 ГГц) / INT.

Для выходной частоты 3 ГГц, шаг перестройки ГУН будет определяться выражением:

ΔFvco = (Fref * (1+DBR) / R) = 3 ГГц / INT.

Для минимального шага перестройки необходимо задать минимальную опорную частоту Fref = 0,05 МГц и минимально возможные коэффициенты деления: DBR = 1, R = 1, INT = 30000. В этом случае получаем:

  • шаг перестройки выходной частоты ГУН ΔFvco = 0,05*2 / 1 = 0,1 МГц = 100 кГц,
  • возможный диапазон перестройки выходной частоты ГУН: от 3 ГГц (INT = 30000) до 6 ГГц (INT = 60000).

При использовании выходного делителя DIV1(2) можно уменьшить выходную частоту, при этом пропорционально уменьшится диапазон выходных частот и шаг перестройки. Например, при использовании DIV1 = 128:

  • выходная частота будет равна Fout = 3 ГГц / 128 = 23,4375 МГц,
  • возможный диапазон перестройки выходной частоты: от 23,4375 МГц до 46,875 МГц,
  • шаг перестройки ΔFout = 100 КГц/128 = 781,25 Гц.

Укажите входное сопротивление и емкость вывода «REFIN в микросхеме 1508МТ015».

Ёмкость вывода "REFIN" составляет ~3 пФ. Сопротивление вывода REFIN рассчитывается на основании значений входного тока. Согласно спецификации, таблица 21 – Электрические параметры микросхемы, стр. 33, входной ток высокого уровня на входе REFIN составляет не более 60 мкА. Учитывая, что входное напряжение высокого уровня на выводе REFIN составляет половину питания 1.5 В (min), то сопротивление вывода REFIN имеет значение не менее 1.5 В/60 мкА = 25 кОм.


Укажите время отключения усилительных буферов «выходного тракта ИМС» в микросхеме 1508МТ015.

При использовании функции MUTE (по внешнему сигналу на вывод MUTE), время отключения буферов выходного сигнала составляет 100 нс.


Укажите общее время переходного процесса при перестройки с частоты F на частоту F+30 МГц в микросхеме 1508МТ015.

Время установления частоты на выходе микросхемы можно оценить по следующей формуле: время калибровки (минимальное 40 мкс) + 5/Flbw, где Flbw - полоса пропускания ФАПЧ.


Работаем с микросхемой 1508МТ015. На широкой развертке наблюдаем паразитные составляющие с уровнями от -50dBc и ниже, кратные опорной частоте. Проверяли в целочисленном и дробном режимах, ситуация не меняется. С чем могут быть связаны паразитные составляющие спектра?

Данные паразитные составляющие представляют собой, так называемые, reference spurs. Один из механизмов их возникновения: на выходе частотно-фазового детектора вырабатываются импульсы, полярность и длительность которых зависит от величины частотного и фазового рассогласования. Частота следования этих импульсов равна частоте сравнения, т.е. опорной частоте, поступающей на фазовый детектор. Петлевой фильтр, который стоит между частотно-фазовым детектором и ГУНом отфильтровывает эту частоту, но не полностью (зависит от полосы и порядка фильтра). Попадая на вход ГУНа, эта частота модулирует его, в результате чего, в спектре (слева и справа от основной частоты) появляются побочные частотные составляющие, кратные частоте сравнения. Чтобы уменьшить эти "спуры", полосу петлевого фильтра надо делать как можно ниже, чтобы лучше подавить составляющие с частотой сравнения на управляющем входе ГУНа. В каждом конкретном применении есть способы их убрать, для этого существует множество схемотехнических решений.

Подробнее про reference spurs можно прочитать, например, в этой статье: https://www.analog.com/media/en/technical-documentation/application-notes/AN143f.pdf . Или очень подробно, то в этой статье/книге: https://digital.library.adelaide.edu.au/dspace/bitstream/2440/80592/8/02whole.pdf.


Можно ли в микросхеме 1508МТ015 прочитать данные, хранящиеся в регистрах с первого по 7?

Нет. Эти регистры доступны только для записи. Прочитать нельзя.


supp/frequencysynthesizer/questions.txt · Последние изменения: 2019/07/09 11:45 — vova